PCB クロストーク:高速設計におけるシグナルインテグリティ

PCBクロストークの理解：単なるノイズ以上のもの

クロストークは単なる学問的な問題ではありません。これは、入念に設計された回路をノイズの多いごちゃごちゃに変えてしまう、真のシグナルインテグリティキラーです。ほとんどのエンジニアは、特に高速デジタル設計や RF 設計では、その影響を過小評価しています。

クロストークは、ミキシングボード上の隣接するトラック間でオーディオがにじむようなものだと考えてください。PCBでは、電磁エネルギーがトレース間で漏れ、望ましくない信号干渉を引き起こす可能性があります。トレースが近ければ近いほど、状況は悪化します。

クロストークの背後にある物理学

基本的に、クロストークは容量結合と誘導結合という2つの主要なメカニズムによって発生します。容量結合は電場相互作用によって発生し、誘導結合は磁場干渉によって発生します。

結合係数は、トレース間で伝達される信号の量を定量化します。これはいくつかの重要なパラメータに依存します。

• トレース幅
• トレース間隔
• 誘電体の高さ
• 信号周波数
• トレース長

実際の例

具体的なシナリオを詳しく見てみましょう。10 Gbps の LVDS 信号を使用する高速デジタルボードを設計していると想像してみてください。

トレースパラメーター:

• トレース幅:0.15 ミリメートル
• トレース間隔:0.25 ミリメートル
• 誘電体の高さ:0.1 mm
• 信号周波数:10 ギガヘルツ
• パラレル・トレースの長さ:50 mm

• カップリング係数:~0.08
• NEXT (近端クロストーク): -32 dB
• FEXT (遠端クロストーク): -45 dB
• クリティカル長さ:18.5 mm

一般的なクロストークの落とし穴

ほとんどのエンジニアは次の間違いを犯します。

1. トレース間隔を無視すると、わずか0.1 mmの差でカップリングが劇的に変わる可能性があります。
2. すべてのレイヤーが同じように動作すると仮定します。
3. 信号の立ち上がり時間や高調波成分は考慮しない
4. デジタルトレースとアナログトレースを同じように扱う

緩和戦略

クロストークを減らす方法はいくつかあります。

• トレース間隔を広げる
• 信号間のグランドプレーンを使用
• 差動信号の実装
• トレースアングルを回転
• より幅広い PCB 層を使用

自分で試してみてください

推測しないでください。計算してください。特定の設計パラメータを PCB クロストーク計算ツールに入力して、レイアウトの性能を正確に確認してください。