PCB スタックアップおよび制御インピーダンスガイド

スタックアップ設計が重要な理由

ハイスピードまたはRF PCBの設計者なら誰でも陥ることですが、1つのトレースをルーティングする前に、レイヤースタックを知っておく必要があるということです。このステップを見逃すと、初日に設定した不適切なインピーダンス目標にまでさかのぼるシグナルインテグリティ問題のデバッグに何週間も費やすことになります。早い段階で決めれば、インピーダンスの制御はほぼ自動化され、ジオメトリが代わりにやってくれます。

ここでは、実際に重要な物理学、予算をかけずに材料を選ぶ方法、そして PCB Stack-Up Builderを使用してスタックをインタラクティブに設計する方法について説明します。手を振る必要はありません。動作するモデルだけです。

物理学:トレースジオメトリがインピーダンスを設定する方法

PCBトレースはすべて伝送線路と考えてください。10MHzのSPIクロックを伝送する場合でも、28GHzのミリ波信号を伝送する場合でも、その特性インピーダンス $Z_0$ は次の4つの物理パラメータに要約されます。

1. トレース幅 ($w$) — 幅を広くするとインピーダンスが低下します
2. 誘電体の高さ ($h$) — トレースと最も近いグランドプレーンとの間の垂直方向のギャップ
3. 誘電率 ($\varepsilon_r$) — 値が大きいほどインピーダンスは下がります
4. 銅の厚さ ($t$) — 影響は小さいが、精密な作業には重要

これらは直線的に組み合わされないので、ただ目で見るだけではダメなのです。1980年のハマースタッド-ジェンセンモデルは、今でもクローズドフォームのマイクロストリップ計算のゴールドスタンダードです。

ここで、$u = w_{\text{eff}} / h$ は正規化されたトレース幅、$\varepsilon_{\text{eff}}$ は実効誘電率です。基本的には、PCB基板とトレース上の空気との間の加重平均です。この式は $0.1 \leq w/h \leq 10$ の精度は 1% 以内で、これから作るほとんどすべてのものを網羅しています。

マイクロストリップは2つの世界に存在するため、実効誘電率は重要です。フィールドの一部はFR4（またはロジャースなど）を通り、一部は空気中を移動します。ストリップラインは2つのグランドプレーンの間に埋め込まれているため、基板だけが見えるので、$\varepsilon_{\text{eff}} = \varepsilon_r$ とまったく同じです。その差は、トレース幅と損失バジェットに表れます。

トレースモード:マイクロストリップ、ストリップライン、CPWG

マイクロストリップ

これが基本となる外層トレースです。上は銅、下はグランドプレーン、上は空気 (またはソルダーマスク) です。電界は誘電体と空気に分裂するので、$\varepsilon_{\text{eff}}$ は1と基板の $\varepsilon_r$ の間のどこかに収まります。

使用する場合: ほとんどのシングルエンド信号は外層にあります。デジタルI/O、中速クロック、プロービングやチューニングに容易にアクセスしたいRFトレース。SMA の打ち上げを行う場合や、プローブで何かを測定する必要がある場合は、おそらくマイクロストリップを使用しているでしょう。

組み込みマイクロストリップ

形状は同じですが、今度はソルダーマスクが一番上に付いています。そのオーバーレイは見た目だけのものではありません。$\varepsilon_{\text{eff}}$ が上昇し、$Z_0$ が数オーム下がります。ほとんどのエンジニアは、この修正をスキップして、なぜベアボードのインピーダンス測定値が組み立てられた製品と一致しないのか疑問に思います。そんなエンジニアになってはいけません。

ストリップライン

2枚の固い地面の間にトレースを埋めると、ストリップラインができあがります。電磁場全体が誘電体の内側にとどまるため、曖昧さなく $\varepsilon_{\text{eff}} = \varepsilon_r$ が得られます。遮蔽性は高く、放射は少ないが、マイクロストリップと同じインピーダンスを得るには、より狭い配線が必要になる。

どんな時に使うべきか: 敏感なものなら内側のレイヤーを。DDR4 または DDR5 データグループ、PCIe レーン、USB 3.x、または近くの信号からの分離が必要な任意のトレース。クロストークが敵なら、ストリップラインがお勧めです。

非対称ストリップライン

実際のPCBでは、2つの基準面の間に完全にトレースが中央に配置されることはほとんどありません。上下で同じ厚さのプリプレグが必要になり、コストが高くなります。トレースが 1 つの平面に近づくと、インピーダンスがシフトします。IPC-2141Aでは次のような補正係数が得られます。

ここで、$h_1$ は近い面までの距離、$b = h_1 + h_2 + t$ は誘電体スタックの合計高さです。非対称効果は小さく、通常は数パーセントですが、実際はあります。

微分ペア

2 つのトレースで相補信号が流れています。差動インピーダンス $Z_{\text{diff}}$ は、各トレースのシングルエンドインピーダンスとそれらがどれだけ緊密に結合されているかによって異なります。それらを近づけると、リターン電流を共有するようになり、差動インピーダンスが $2 Z_0$ 以下に下がります。

ここで、$s$ は端から端までの間隔、$w$ はトレース幅です。100 Ω 差動の場合、通常、トレース幅とほぼ同じ間隔の50—55 Ω シングルエンドトレースが必要です。カップリングがきつくなると、90 Ω; に向かって下がります。間隔が広いほど、110 Ω.に向かって押し上げられます。

CPWG (グランド付きコプレーナ導波管)

グラウンドのあるトレースは、同じ層のどちらかの側に接地され、さらにその下にグランドプレーンが流れます。計算には楕円積分が含まれるため、手で解く必要はありませんが、CPWGではリターン電流が信号のすぐ隣に留まるため、優れた高周波性能が得られます。ビア遷移が最小限に抑えられ、電界の制限が厳しく、インピーダンスが非常に予測しやすい。

どのような場合に使用すべきか: ミリ波設計、RF コネクタ発射パッド (特に SMA) など、超厳密なインピーダンス制御が必要な場所ならどこでも、内層まで落ちることなく使用できます。基板面積を消費しますが、電気的性能はそれだけの価値があります。

材質の選択

誘電体の選択によって、ベースラインインピーダンスと損失タンジェントが決まります。生産現場で実際に使用されるものは次のとおりです。

ミックスド・シグナル・ボード（たとえば、2.4 GHz 無線と多数のデジタル・ロジックを搭載している場合）では、ハイブリッド・スタックを検討してください。RF が存在する外側の層に Rogers を配置し、内側のデジタルルーティングに FR4 コアを使用すれば、パフォーマンスを損なうことなく大幅なコスト削減が可能になります。現在、ほとんどのファブハウスがハイブリッドスタックを日常的に扱っています。

ロス・タンジェントは人々が思っている以上に重要です。標準FR4の0.020tan δ は100MHzでは問題ありませんが、1GHzでは問題になります。これは VNA での挿入損失、または高速シリアルリンクでアイダイアグラムが閉じたときにわかります。エッジに近い場合は、ボード1枚あたりの余分なお金をより優れた素材に費やしてください。

レイヤー数の選択

• 2レイヤー: 趣味やシンプルなサーキットに最適です。底を地面であふれさせると、適切なインピーダンス制御を備えた信号層が1つ得られます。基本的なデジタル以外のものはすべて後悔します。
• 4レイヤー: ほとんどのデザインのスイートスポットです。信号—グランド—電源—信号には、インピーダンスが制御された2つのサーフェス、1つのソリッドグランドリファレンス、1つの配電プレーンが用意されています。DDR3、イーサネット、USB 2.0、または中速クロックを使って何かをするなら、ここから始めてください。
• 6層: 高密度ルーティング用に内部信号層を2つ追加します。これは、DDR4 メモリインターフェイスを搭載したボードで、長さマッチングルールに違反せずに 64 ビットバスをブレークアウトする必要がある場合によく見られます。追加のレイヤーを使うと、グランドプレーンを切断せずに配線できます。
• 8 レイヤー: サーバーグレードのネットワーク機器、複雑な RF。ロジャース材を使用した専用 RF 層、絶縁用の複数のグランドプレーン、および高速差動ペア同士を遠ざけるのに十分なルーティングチャンネルを用意できます。コストは高くなりますが、他に方法がない場合もあります。

DFM のヒント

苦労して学んだことがいくつかあります。

銅層を対称に保ってください。 層の数が奇数だと、基板の片側が他方とは冷却方法が異なるため、積層中に反りが生じます。ファブハウスなら可能ですが、追加料金がかかり、生産量が下がります。 標準プロセスの場合、プリプレグの最小厚さは75 μm です。専用のファブで薄くすることもできますが、信頼性が低く、特典の代償を払うことになります。インピーダンス計算でプリプレグの50 μm が必要な場合は、スタックを再考する必要があります。 ファブの図面でインピーダンスを指定してください。 ほとんどのショップは、エッチングプロセスをあなたよりもよく知っているので、ターゲットに合うようにトレース幅を± 10% 調整します。インピーダンスと公称幅を教えて、微調整してもらいましょう。 エッチ係数を考慮してください。 外側の層は内側の層とはエッチングが異なります。酸が側面から攻撃するので、断面は長方形ではなく台形になります。製造工場はそのプロセスを熟知しているので、高精度 RF 処理を行う場合は、その工場にエッチング補正値を問い合わせてください。 特に理由がない限り、すべての層に同じ誘電体材料を使用します。材料が混在していると、ファブが別々のラミネートサイクルを行う必要があるため、コストとリードタイムが増加します。ハイブリッドスタック (Rogers + FR4) は、ほとんどの場所で扱えるほど一般的ですが、3 種類の材質は?君はトラブルを招いているんだね。

やってみよう:インタラクティブ・スタックアップ・ビルダー

当社の PCB スタックアップビルダーは、完全にインタラクティブな設計環境を提供します。

• レイヤーをドラッグアンドドロップして、2Lから8L、対称でも非対称でも、好きなスタックを構築できます。
• 2Lのホビーボードから8Lのハイブリッドロジャース構成まで、8種類のプリセットスタックから選択
• 本物の素材を選んでください—FR4バリエーション、ロジャース RO4003C/RO4350B/RO3003、メグトロン 6、PTFE
• マイクロストリップ、エンベデッドマイクロストリップ、ストリップライン、非対称ストリップライン、これらすべてのモードでの差動ペア、CPWGの8種類のトレースモードすべてでインピーダンスを計算
• 目標インピーダンスを指定してトレース幅を求める。50 Ω と入力するだけで、ジオメトリが逆計算されます。
• ファブ図面パッケージ用にCSVをエクスポート
• レイヤーの厚さが比例し、トレースオーバーレイが適用されたライブ断面図を表示して、構築中のものを視覚化できます。

すべての計算は、ハマースタッド・ジェンセン (1980)、コーン (1954)、および IPC-2141A の数式を使用してブラウザ上で実行されます。サーバーとの往復がなく、パラメーターを調整してもすぐにフィードバックされます。誘電体の高さを変更し、インピーダンスの更新をリアルタイムで確認できます。

参考文献

• Hammerstad、E. & Jensen、O.「マイクロストリップコンピューター支援設計の正確なモデル。」IEEE MTT-S ダイジェスト、1980 年。
• Cohn, S.B.「シールドストリップ伝送線路の特性インピーダンス」Proc. IRE, 1954年。
• IPC-2141A。「高速制御インピーダンス回路基板の設計ガイド。」
• ブリティッシュコロンビア州ワデル送電線設計ハンドブック アーテックハウス、1991年。
• ボガティン、E.信号と電力のインテグリティ — 簡略化。 第3版、ピアソン、2018年