アイダイアグラム解析:10 Gbps サーデスの検証
ある基板設計者は、2 つのコネクタを備えた 20 cm FR-4 トレースに 10 Gbps の SerDes レーンを配線します。S パラメータデータとアイ・ダイアグラム・シミュレーションをどう活用するかを学びましょう。
目次
レイアウトツールがリンクが機能するかどうかわからない理由
これで、10 Gbps SerDesレーンのルーティングが完了しました。おそらくPCIe Gen 3、XAUIかもしれません。かなりきれいに見えます。20 cm の FR-4、2 つのエッジマウント SMA コネクタ、差動インピーダンスが 100 Ω にロックされ、DRC は一度も違反なく合格しました。配線はまっすぐで、ビアは最小限に抑えています。勝ったように感じる
ただし、10 Gbpsでは、5 GHzのナイキスト周波数を扱っていて、FR-4は狂ったように信号を流しています。選んだFR-4のグレードにもよりますが(正直に言うと、ほとんどの人はボードハウスが提供するものは何でも使っています)、その周波数では1センチメートルあたり0.5〜1 dBの損失が発生します。20 cm走ったときに計算すると、信号がコネクタに当たる前にすでに10〜20 dB下がっています。さらに 1 つのコネクタにつき 1 ~ 2 dB を追加すると、そのうちの 2 つが得られ、突然、ナイキストでの合計挿入損失が 12 ~ 24 dB になります。
これは目を完全につぶすのに十分です。受信機にはきれいな1と0が表示されなくなり、ぼやけて乱雑になります。
ボードを回転させて祈る以外に、チャンネルが機能しているかどうかを実際に知る唯一の方法は、実際の S パラメータを使用してアイダイアグラムをシミュレートすることです。その方法を順を追って説明しましょう。
データの取得:VNA によるチャンネルの測定
まず最初に、ベクトル・ネットワーク・アナライザの 2 ポート S パラメータ・ファイルが必要です。これを正しく行えば、そのファイルは以下のようになるはずです。
-フォーマット: 標準タッチストーン.s2p ファイル -周波数スイープ: 10 MHzから始めて、少なくとも15 GHzまで上げてください (経験則では3倍のデータレートを使用するのが好きです) -ポイント数: 1001 以上 — 対数間隔と直線間隔のどちらを使用しても構いません。どちらでも問題ありません。 -リファレンスインピーダンス: 50 Ω シングルエンド (差動ペアを正しく測定する場合は、4ポートの.s4pファイル、または少なくとも2ポートのミックスモードS21のキャプチャが必要ですが、簡単に確認できるように、50Ωのシングルエンドを使用すると大まかな範囲に収まります)
アイダイアグラムシミュレータを起動する前に、いくつかの重要なSパラメータをよく見てください。すでにトラブルに巻き込まれている場合は教えてくれます。
| Sパラメータ | それがあなたに伝えていること | あなたが見たいもの (10 Gbps) |
|---|---|---|
| 5 GHzでのS21マグニチュード | ナイキストで失われる信号の量 | -15 dBより良い |
| DC から 5 GHz までの S11 マグニチュード | リターンロス、インピーダンス・マッチング | -10 dB より優れている |
| グループ遅延のばらつき | 厄介な ISI が発生するかどうか | ピーク・トゥ・ピークが 50 ps 未満 |
アイダイアグラムシミュレーションの設定
これで、.s2p ファイルができました。アイダイアグラムツール に移動して、以下の設定を行います。
| パラメーター | 入力する内容 | 理由 |
|---|---|---|
| データレート | 10e9 ビット/秒 (10 Gbps) | これがあなたの SerDes リンク速度です |
| PRBS 長 | PRBS-15 | ビット誤り率テストの業界標準。符号間干渉を十分に強調するのに十分な長さ |
| UIごとのサンプル数 | 64 | コンピュータに嫌われることなく、適切な時間分解能が得られます |
| 入力電圧スイング | 800 mVppの差動 | 10Gトランスミッターとしてはごく普通 |
| 立ち上がり/立ち下がり時間 | 35 ps (10 ~ 90%) | 標準の 10G TX ドライバに期待できること |
良い目とはどのようなものか (そして悪い目はどのようなものか)
10 Gbps で走っている場合、健康な目では以下の効果が得られるはずです。
| 目の高さ | 目の幅 | その意味 |
|---|---|---|
| 200 mV 以上 | 0.5 UI 以上 | あなたは金色だ — 十分なマージン |
| 100—200 mV | 0.35—0.5 UI | 限界領域 — おそらくイコライゼーションが必要でしょう |
| 100 mV 未満 | UI が 0.35 未満 | リンク障害 — チャネルに損失が多すぎる |
具体例を挙げましょう。Isola FR408に20cmの痕跡があるとします。これは安いものとは一線を画しています。目の高さが約 180 mV、幅が約 0.46 UI と表示される場合があります。これはごくわずかですが、実行可能です。今度は、まったく同じ形状で、ボグスタンダードのFR-4(ほとんどのボードハウスにデフォルトで備えられているTg 135のもの)を使用し、その数値が高さ80mV、UI幅0.28まで下がるのを見てください。それは目を閉じた状態です。リンクはトレーニングされません。これで完了です。
閉じた目を治す方法:選択肢
それでシミュレーションが戻ってきて、目をしっかり閉じてしまいました。さてどうする?引っ張れるレバーがいくつかある
トレースを短くしてください。 レイアウトが許せば、これが最も簡単な解決策です。20 cm の溝を 12 cm にカットすると、すぐに 4 ~ 8 dB 程度の挿入損失が回復します。シミュレーションをもう一度実行して、問題が解消されるかどうかを確認してください。 ラミネートをアップグレードしてください。 標準のFR-4は、高周波であなたを殺します。Isola 370HR、パナソニックMegtron 6などの中損失素材に切り替えると、5 GHzでの損失を30~ 50% 削減できます。新しいスタックアップではトレースの形状が変わるため、必ず 制御インピーダンス計算ツール でインピーダンスを再確認してください。 イコライゼーションをオンにしてください。 ほとんどの 10 Gbps SerDes PHY には連続時間リニアイコライザー (CTLE) が組み込まれており、通常はピーキングを調整できます。5 GHz で 6 dB のブーストをダイヤルインできれば、挿入損失が −22 dB にもなるチャンネルを救うことができます。ツールの中には、CTLE 伝達関数をシミュレーションに直接適用して、コミットする前にイコライズされたアイを確認できるものもあります。 テストフィクスチャの埋め込みを解除 VNA測定に実際には最終設計に含まれない発射構造やコネクタパッドが含まれていた場合は、それらをデエンベッドできます。1 dBの人為的損失を回収したとしても、わずかな目が通過領域に押し込まれる場合があります。ほとんどのエンジニアはこのステップを飛ばし、あとでうまくいくはずのボードをデバッグするときに後悔します。誰も話題にしないビアスタブの問題
Sパラメータのシミュレーションでは捕捉できるが、レイアウトのDRCでは完全に見逃してしまう故障モードがあります。それは、スタブレゾナンスによるものです。
標準の1.6 mm基板にスルーホールビアがあり、0.8 mmのスタブが残っているとしましょう。そのスタブは大体以下のように共鳴します。
これを事前に確認しておきたい場合は、ビア・スタブ・レゾナンス・カリキュレータ を使うと、わざわざSパラメータをキャプチャする前に、レゾナンスの着地点を正確に教えてくれます。
結論:測定、シミュレーション、そしてコミット
アイダイアグラムツールを使えば、以前は直感的に判断していたレイアウトの決定が、実際に定量化できるものに変えてくれます。測定した.s2p ファイルをアップロードし、リンクパラメータを入力すると、目の高さと目の幅という 2 つの重要な数値が得られます。両方がグリーンゾーンで快適に過ごせたら、素晴らしいです。ガーバーをファブに送って、人生を歩みましょう。そうでない場合は、うまくいかなかったボードスピンにお金を無駄にする前に、どのノブを回すべきかが正確にわかります。
これは偏執的になるということではありません。ボードの電源を入れてもリンクがトレーニングされなくても驚かないということです。10 Gbps では、余白が十分に薄いため、推測する余裕はありません。
アイダイアグラムシミュレーションを実行する関連記事
PDN Impedance: Taming Resonances With Genetic Algorithm
A 1.0 V / 30 A FPGA power rail needs flat impedance from 100 kHz to 1 GHz. Cavity resonances between the power and ground planes create impedance spikes that.
2026年3月4日
Signal IntegrityS-Parameter De-embedding: Remove VNA Fixture Effects
A practical walkthrough of the S-parameter analysis pipeline: viewing raw VNA data, identifying connector response, applying time gating to isolate a PCB trace.
2026年3月1日
SignalBER vs SNR: Understanding Digital Communication Performance
Understand the relationship between Bit Error Rate (BER) and Signal-to-Noise Ratio (SNR). Compare BPSK, QPSK, and QAM modulation performance with Eb/N0 curves and worked examples.
2026年4月11日