RF・アナログフィルター設計 — 完全ガイド

バターワースフィルターは通過域が最大平坦な特性を持ち、チェビシェフフィルターは通過域リップルと引き換えに急峻な減衰特性を実現します。ほとんどの RF 用途では、0.5 dB のチェビシェフがよいバランスです。フィルター設計ツールを使えば、カットオフ周波数と次数だけから両方のトポロジーの部品値を計算できます。

パッシブ LC ラダーは、大電力を低損失で扱えるため、RF フィルタリングの主役です。プロトタイプの素子値は 1 Ω と 1 rad/s に正規化されており、それを周波数とインピーダンスでスケーリングします。LC 共振計算ツールは、タンク回路の周波数の確認と標準部品値の選定に役立ちます。フィルター設計ツールは KiCad の回路図も書き出せるので、そのまま PCB レイアウトに進めます。

アクティブなサレン・キー型や多重帰還（MFB）型のトポロジーは、インダクターを使わず、オペアンプ、抵抗、コンデンサーで極を実現します。RC 時定数計算ツールで単一極のコーナー周波数を決め、オペアンプ帯域幅計算ツールで、フィルターのコーナー周波数においてオペアンプの利得帯域幅積が十分かを確認します。

水晶振動子は 10,000–100,000 の Q 値を持ち、LC や RC 回路では実現できない極めて狭帯域なフィルターを可能にします。正しい周波数で動作させるには、負荷容量を適切にすることが重要です。水晶負荷容量計算ツールは、データシートの CL と基板の寄生容量から必要な外付けコンデンサーを計算します。

位相同期ループ（PLL）シンセサイザーには、ループ帯域幅を決めて基準スプリアスを抑えるためのローパスのループフィルターが必要です。PLL ループフィルター計算ツールは、位相余裕と帯域幅の目標値から、パッシブの 2 次および 3 次チャージポンプフィルターを求めます。ループ帯域幅を狭くすると基準信号のスプリアスと雑音をよく抑圧できますが、ロック時間は長くなります。VCO 自身の位相雑音を抑圧するには、ループ帯域幅を広くします。